電路模擬器Qucs是一個(gè)實(shí)用圖形用戶界面的電路模擬器，Qucs同時(shí)也是免費(fèi)的、開源的電路模擬器，支持各種電路仿真類型，包括直流，交流， S參數(shù)，和諧波平衡分析。Qucs為模擬和數(shù)字組件提供反饋，含S參數(shù)、AC/DC、瞬態(tài)、諧波平衡、數(shù)碼Sim卡。Qucs電路模擬器是一款優(yōu)秀的電路模擬工具，歡迎有需要使用這款Qucs電路模擬器的用戶前來(lái)獲取！

使用方法

1、打開qucs，現(xiàn)在Verilog標(biāo)簽下沒(méi)有任何文件，我們只需要將我們的verilog的.v文件拷貝過(guò)來(lái)qucs就能自動(dòng)識(shí)別了。

2、一個(gè)verilog的半加器代碼，這里verilog標(biāo)簽下已經(jīng)識(shí)別到我們的文件了，如果qucs沒(méi)有刷新在Projects下重新點(diǎn)擊一下工程的名字就能看到文件添加過(guò)來(lái)了。

3、然后鼠標(biāo)點(diǎn)擊一下這個(gè)main.v，之后鼠標(biāo)移到我們的原理圖上就會(huì)出現(xiàn)一個(gè)子電路，四個(gè)端口，和我們程序里的兩個(gè)輸入兩個(gè)輸出一致。 qucs非常漂亮!

4、然后我們進(jìn)行一個(gè)數(shù)字的仿真

5、注意，在digital simulation中我們需要將model的值修改為verilog,因?yàn)檫€有一個(gè)選項(xiàng)是VHDL,所以理論上VHDL的代碼也能仿真。

6、點(diǎn)擊OK之后我們就算做好工作了，然后仿真一下，用真值表顯示一下我們的半加器是否正確。

以上便是KK下載小編給大家分享介紹的Qucs電路模擬器。